小程序
传感搜
传感圈

芯片堆叠技术可帮助华为解决在先进工艺芯片下缺乏的问题

2022-05-09
关注

电子爱好者网络报道(文本/黄山明)最近,华为密集宣布了一些技术专利,其中引起注意的是,华为再次宣布了两项与芯片堆叠相关的专利。为什么再说一次,因为就在一个月前,华为还公布了芯片堆叠包装和终端设备的专利。许多与芯片堆叠相关的专利的披露也可能揭示了华为未来芯片技术的发展方向。

华为芯片堆叠技术B-72-6之路。

华为发布的两项芯片堆叠相关专利非常有趣。一项是多芯片堆叠包装及生产方法(申请公告号:CN114287057A),用于解决多芯片的应力集中问题,可以堆叠更多层芯片。

另一种是芯片堆叠包装结构及其包装方法、电子设备(申请公告号:CN114450786A),用于解决如何将多个副芯片堆叠单元可靠键合在同一主芯片堆叠单元上的问题。

如果你向前看,你可以发现早在2012年,华为就公布了芯片堆叠技术的专利。该专利为芯片堆叠包装结构(申请公告号:CN102693968A),主要设计在芯片包装技术领域,实现芯片高密度堆叠,提高芯片堆叠包装结构的散热效率。

在接下来的几年里,华为还不断公开其芯片堆叠技术,这足以证明华为长期以来一直在深入研发这一技术。

许多制造商竞争芯片堆叠技术。

从国家知识产权局公布的专利来看,芯片堆叠技术并不是华为的特别项目,许多半导体制造商都在进行相关的研发和探索。如三星电子、赛灵思、博世、长新存储、长江存储等,为什么芯片堆叠技术受到这么多制造商的青睐?

芯片堆叠,即包装堆叠,或更著名的名称是3D包装,这确实是半导体未来发展的重要方向。

为什么这么说?这需要谈谈芯片工艺的发展。随着芯片工艺的快速发展,其效益面临着边际减少的问题,即先进的工艺工艺可以使芯片的性能更强,功耗更低,但不能使芯片更便宜。

一种直观的感觉是,高端旗舰手机越来越贵,大部分成本来自手机SOC,5nm芯片比7nm贵得多。也许很多消费者认为这是理所当然的,但在过去并非如此。

在芯片工艺开发之初,先进的工艺不仅可以带来更强的性能,减少芯片,还可以降低晶体管的成本。然而,自28nm以来,这一趋势已经被打破,这就是为什么许多性能和功耗要求较低的芯片仍然使用28nm工艺,因为它们具有最佳的性价比。

那么,有没有办法增加成本,使用更先进的工艺和更强的性能呢?当然,也就是说,使用芯片堆叠技术。例如,英国人工智能芯片公司Graphcore发布了一款采用台积电7nm工艺生产的IPU产品Bow。台积电开发的3DWoW硅晶圆堆叠技术包装后,性能提高了40%,功耗降低了16%。

这个概念是什么?我们应该知道,与7nm相比,台积电宣传的5nm工艺在同等功耗下提高了15%的性能,而在同等功耗下可以提高30%的性能。相比之下,芯片堆叠技术更强。

自2018年以来,台积电的3DWoW硅晶圆堆叠技术被提出,可以认为与3DNAND闪存多层堆叠类似,两层Die以镜像的形式垂直堆叠,进的包装技术提高芯片性能。

通过芯片堆叠技术,制造商可以通过成熟的技术获得更高的性能,降低成本。毕竟,成熟工艺的良率更高,产能更大。

芯片堆叠技术能否帮助华为渡过燃眉之急。

就在不久前举行的华为2021年业绩新闻发布会上,时任华为轮值董事长的郭平表示,未来华为可能会采用多核结构芯片设计方案,以提高性能。同时,使用区域性能和堆叠性能,使不那么先进的技术可以继续使华为在未来的产品中具有竞争力。

面积变换性能和堆叠变换性能可能是指芯片堆叠技术。显然,华为对这项技术寄予厚望。

同时,在上个月举行的华为折叠屏幕和新产品新闻发布会上,华为执行董事、终端BGCEO、智能汽车解决方案BUCEO余承东公开表示,华为手机供应大大改善,去年华为手机供应困难,今年华为手机开始回来,所以你想买华为产品,华为手机可以买,这是最大的好消息。

如果余承东没有说大话,可以大胆推测,华为今年开始逐步解决芯片供应问题,解决供应问题的一种方法是使用芯片堆叠技术。

就像Graphcore的AI芯片Bow一样,7nm芯片的性能可以通过堆叠技术强于5nm。在今年的春季新闻发布会上,苹果带来了一款名为M1Ultra的芯片。苹果采用特殊的包装工艺将两个M1Max芯片连接在一起,实现了90%的性能提升。

显然,华为也可以通过类似的方法使低工艺芯片焕发出新的活力,从而获得更高的性能,并承诺使华为的产品具有一定的市场竞争力。在一定程度上,芯片堆叠技术的使用确实可以帮助华为解决在先进工艺芯片下缺乏产品竞争力的问题。

写在最后

需要注意的是,芯片堆叠技术并不是万能的。诚然,在一代工艺差距中,低工艺芯片可以接近甚至超过高工艺芯片,具有产量高、成本低的优点,但也有极限。

例如,7nm可以通过芯片堆叠技术具有5nm芯片的性能,而14nm芯片需要6个芯片堆叠在一起才能与晶体管上的5nm芯片相比。这样,不仅体积大幅增加,而且由于线宽过小,会增加极间漏电流和逻辑错误。由于接线增加,极间电容器也会显著增加,导致整体功耗增加数倍。功耗的增加也导致严重的发热。华为2012年的专利已经意识到芯片堆叠的发热问题。

即使这些问题可以解决,更关键的问题是,即使晶体管的数量可以与芯片叠加的高工艺芯片相媲美,计算能力利用率显然不是简单的1+1=2。在大多数情况下,它最多只能得到1.3左右,甚至苹果的性能也在1.8左右。这项技术要真正成熟还有很长的路要走。

一个有趣的现象是,华为最近的智能手机正在向折叠屏幕发展,这也可能是未来芯片堆叠的准备。


您觉得本篇内容如何
评分

评论

您需要登录才可以回复|注册

提交评论

提取码
复制提取码
点击跳转至百度网盘